Caliber互联加速复杂的芯片组和ATE硬件设计，采用Cadence Allegro X和Sigrity X解决方案 作者： 时间：2025-12-01 来源： 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询

Caliber Interconnects Pvt. Ltd. 宣布，已在复杂的芯片组和自动化测试设备（ATE）硬件项目中实现了加速周转时间和首次正确结果。公司完善了其专有的设计与验证流程，整合了强大的Cadence解决方案，从设计初期阶段起就优化性能、功耗和可靠性。

Caliber先进的方法论显著提升了设计高复杂度集成电路封装和密集PCB布局的效率和精度。通过利用Cadence Allegro X设计平台进行PCB和高级封装设计，该平台具备亚原始管理和自动路由功能，Caliber团队能够在不同电路块间并行协作，将整体项目进度压缩至80%。这一简化的框架通过严格的内部验证流程和基于Allegro X Design Platform基于SKILL的脚本开发的定制自动化工具得以强化，确保质量一致并符合设计规则。

为了满足下一代频段超过100 Gbps的互联需求，Caliber的工程师采用了Cadence的Sigrity X PowerSI和Sigrity X PowerDC解决方案。这些先进的仿真工具使团队能够分析信号损耗、串扰和电力传输网络（PDN）阻抗等关键因素。通过全面评估红外降、电流密度和焦耳加热，Caliber能够自信地交付设计批准，降低昂贵的重旋风险，加快客户的上市时间。

Caliber Interconnects首席执行官Suresh Babu表示：“我们的团队通过打造一个有纪律的工作流程，提升了工程领导力，为半导体生态系统的客户提供卓越的质量和更快的响应时间。”“将Cadence先进的设计和仿真环境整合进我们的专有方法论，使我们能够在复杂的芯片组和ATE硬件设计中突破性能和可靠性的边界。”